

**THIS PAGE IS INSERTED BY OIPE SCANNING
AND IS NOT PART OF THE OFFICIAL RECORD**

Best Available Images

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

BLACK BORDERS

TEXT CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT

BLURRY OR ILLEGIBLE TEXT

SKEWED/SLANTED IMAGES

COLORED PHOTOS HAVE BEEN RENDERED INTO BLACK AND WHITE

VERY DARK BLACK AND WHITE PHOTOS

UNDECIPHERABLE GRAY SCALE DOCUMENTS

**IMAGES ARE THE BEST AVAILABLE
COPY. AS RESCANNING *WILL NOT*
CORRECT IMAGES, PLEASE DO NOT
REPORT THE IMAGES TO THE
PROBLEM IMAGE BOX.**

ABSTRACT OF TW PATENT PUB.No.368732

The invention discloses a method of fabricating a dual damascene structure to reduce the steps of photolithography and increase precision. The method of fabricating a dual damascene structure comprises a substrate having a dielectric insulation layer is provided, this dielectric insulation layer includes a first dielectric layer, a second dielectric layer and a middle dielectric layer. Then, two photoresist layers and a soluble anti-reflective coating between them are deposited on the dielectric insulation layer. Then, use single photolithography process and dry etching to complete the dual damascene structure. The process includes: defining an interconnect pattern in the second photoresist; defining a via pattern in the first photoresist layer; the interconnect pattern is transferrd into the first dielectric layer by using dry etching twice and the via pattern is transferrd into the second dielectric layer at the same time; and finally, remove photoresist layers and fill the connected and the via patterns with metal to complete the dual damascene structure.

公告本

368732

申請日期	87.3.13
案號	87103803
類別	Int. Cl. ⁶ H01L 21/168

A4
C4

368732

(以上各欄由本局填註)

發明專利說明書

一、發明 新型名稱	中 文	積體電路雙重金屬鑲嵌之製造方法
	英 文	
二、發明人 創作	姓 名	戴昌銘
	國 籍	中華民國
	住、居所	新竹縣竹東鎮民族路 68 巷 12 弄 5 號
三、申請人	姓 名 (名稱)	財團法人工業技術研究院
	國 籍	中華民國
	住、居所 (事務所)	新竹縣竹東鎮中興路四段 195 號
	代 表 人 姓 名	孫震

經濟部中央標準局員工消費合作社印製

裝 訂 線

四、中文發明摘要(發明之名稱： 積體電路雙重金屬鑲嵌之製造方法)

本發明揭示一雙重金屬鑲嵌之製造方法，可減少微影製程步驟並提昇精密度。^{increases precision}雙重金屬鑲嵌之製造方法包括：提供一具介電絕緣層之基底，此介電絕緣層包含有一第一介電層、一第二介電層與一介電中間層，沉積中間具有水溶性抗反射層之兩層光阻層於介電絕緣層上，並使用單一微影製程與乾式蝕刻完成雙重金屬鑲嵌結構，製程包含：定義出第二光阻層之連線圖案，再定義第一光阻層之窗口圖案，利用兩次乾式蝕刻將連線圖案轉移至第一介電層，同時將窗口圖案轉移至第二介電層，^{pattern}移除光阻層，以金屬填滿連線圖案與窗口圖案，完成雙重金屬鑲嵌結構。

英文發明摘要(發明之名稱：)

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

五、發明說明 (/)

本發明是有關於一種積體電路雙重金屬鑲嵌(Dual Damascene)之製造方法，且特別是有關於一種積體電路製程中利用可溶於顯影液(Developer)之抗反射覆蓋層(Anti-Reflective Coating；ARC)定義出雙重金屬鑲嵌結構之製造方法。

在積體電路製程中，內連線結構較佳的製作方法是在預先形成之凹槽中利用雙重金屬鑲嵌製程所完成。而目前常用的習知方法是在一介電層上沉積一金屬導體層，其中此介電層的材質例如是氧化矽層，然後在金屬導體層上定義蝕刻出導線結構，再於介電層的各窗口中填充導體金屬，窗口乃用來連接各個金屬層，因而完成導線結構之間的垂直連接線，其中導體金屬的材質可以是彼此相同的，也可以是不同的。當所需的導線層數目增加時，用來形成內連接的微影製程以及窗口數目也會隨之增加。因此本發明揭露一方法，利用雙重金屬鑲嵌結構以減少微影製程的步驟，並且利用一可溶於顯影液的抗反射覆蓋層來達成其目的。

正常而言，半導體晶片中金屬導線層與金屬導線層之間是以介電層來分開，金屬導線層與下層基底表面上的元件則是利用另一個介電層來分開，介電層中的窗口來連接金屬導線層與金屬導線層者稱為介層洞，但若是用來連接金屬導線層與下層基底表面上的元件者則稱為接觸洞。這些金屬導線層利用窗口的適當位置彼此互相連接，甚至與基底相連，並利用填入金屬材質來完成連接。一般習知的

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

錄

五、發明說明 (>)

方法是，沉積一介電層在一基底上並蝕刻此介電層以形成窗口，再沉積一金屬層於此窗口中，並於金屬層上覆蓋一光阻罩幕，定義出一金屬導線層，此金屬導線層透過介電層直至基底表面以完成接觸窗。而第二金屬導線層亦或是後來的金屬導線層製程則與前述接觸窗之製程重複，也就是說在形成金屬插塞後，再對已形成窗口的介電層表面進行平坦化，於此具窗口的介電層表面沉積一金屬層，和介電層插塞接觸後進行蝕刻步驟，完成金屬導線層。

爲要使得晶片多重導線結構的插塞接合部份具有堅固的接觸區，因此必須增加金屬導線層之圖案尺寸以及窗口，以補償在微影製程中層間疊對的誤差。但是增加尺寸會造成積體電路設計密度的嚴重不足，因此必須利用改善微影設備、微影製程中層間疊對的誤差以及製程的容忍性來彌補，但若如上所述則將更耗時耗力。因此本發明揭示一自行對準製程，用以改善上述情形。

但在基底與金屬導線層之間形成接觸洞之製程仍有其它的問題存在。當接觸窗蝕刻於介電層中，此接觸窗的側壁必須具一斜角直至此基底而且要有很好的連續性，當其具有陡峭的斜度便會很容易在接觸窗的邊角出現下凹情形。而當接觸窗具有徐緩的斜度便會使得接觸窗不能更緊密一些，將會降低精密度。除此之外，會出現如第1圖所示，在形成積體電路之內連線時，會有表面的不規則性與不平坦性的問題出現。

如第1圖所示，爲使用習知方法形成一典型的積體電路

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (3)

之剖面示意圖。在基底10上有一主動區11，沉積一第一介電層12於基底10上，而且此第一介電層12已經定義過，再沉積一第一金屬層13於此晶片上，其中此第一金屬層13是經由接觸窗14而和主動區11接觸，同樣的，再沉積一第二介電層15並定義之，得到介層洞17，而利用沉積一第二金屬層於此介層洞17中以與第一金屬層13接觸，最後此結構再以一第三介電層18來保護之。第1圖所示雖並非一依尺寸比例繪製，但卻造成一個非常不規則的表面，造成積體電路可信度問題的範例。首先，第一個問題是第一金屬層與第二金屬層之間的短路，如位置S所示。再者，另一問題則是金屬層厚度過薄的問題，如位置O所示。

一種解決上述問題之辦法就是雙重金屬鑲嵌結構。雙重金屬鑲嵌結構是沈積一介電層在一基底上，對此介電層進行平坦化，並於此介電層中蝕刻出水平的渠溝與垂直的窗口，再經由介電層直至接觸下方基底的主動區域，或是經由上層的介電層直至接觸下方的金屬層，分別形成金屬導線層定義結構以及窗口的位置。然後再於基底上沉積一金屬層，填滿渠溝以及窗口，因此能夠同時形成一金屬導線層與內連線。最後，利用習知的化學機械研磨法來對元件的表面進行平坦化並繼續下一個雙重金屬鑲嵌結構。形成此水平的渠溝與垂直的窗口結構即為雙重金屬鑲嵌結構之製程。

如第2a圖與第2b圖所示，為經化學機械研磨前與化學機械研磨後之一雙重金屬鑲嵌結構的剖面示意圖。下述步

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(4)

驟為兩個微影製程、兩個介電層以及一蝕刻終止層所完成之結構：提供一平坦表面之物質30，而於此平坦表面之物質30上有一已定義的第一金屬層31，再沉積一第一介電層32於此已定義的第一金屬層31上。平坦化第一介電層32，並於其上覆蓋一蝕刻終止層物質33，藉第一次的微影製程在蝕刻終止層33上定義出接觸洞41，其中接觸洞41的位置正好是垂直插塞內連接所需要的位置。然後沉積一第二介電層34於蝕刻終止層33上，而且第二介電層34的厚度與多層金屬結構中的第二層定義的金屬層厚度相當。使用第二次的微影製程蝕刻此第二介電層34，直至接觸此蝕刻終止層物質33，定義出所欲得的導線通道40，其中一部分的導線通道40與前述的接觸洞41位置是排成一排。此處的接觸洞是暴露出來的，持續的蝕刻以至將蝕刻掉此第一介電層32，並暴露出其下方的金屬層。並沉積一金屬層35於晶片上，填滿水平的通道與垂直的窗口。最後，對此金屬層35而言，除了填在通道40與窗口41之中的金屬層35之外，均以蝕刻或是化學機械研磨法將之清除，如第2b圖所示。

雙重金屬鑲嵌製程可以減少窗口與金屬導線之間的疊對問題，而改善疊對容忍度問題，在設計法則之最低容忍度之下來製做導線結構。然而，此雙重金屬鑲嵌製程仍然十分複雜，特別是必須執行兩個微影製程之後方能形成垂直窗口。首先，是在形成蝕刻終止層後，以第一次微影製程對之定義，再進行一次微影蝕刻以形成一窗口。使用兩個微影製程以形成窗口與導線的製程複雜性會造成生產力

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

錄

五、發明說明(5)

下降，並增加成本。

儘管如此，在習知方法中仍有一些雙重金屬鑲嵌製程步驟不斷的被改進。如美國專利案號5,378,649中，Huang指出一方法，經由雙重微影製程以形成兩個光阻定義圖案，以於埋入式位元線上形成一金屬導線，藉以在離子植入步驟時能保護位元線。另一方面，在美國專利案號5,529,953中，Shoda指出一方法，在一次微影製程中，使用兩種光罩曝光以達成一鑲嵌結構(垂直金屬插塞)與一水平的內連線，之後用選擇性沉積將金屬填入以達此製程。仍有其他應用用兩個光罩定義雙重金屬鑲嵌製程，在美國專利案號5,614,765中，Avanzino指出一方法，使用一光罩以同時形成導體導線與介層洞，然而雖然只有一個光罩，由於光罩設計的本身特性，在基底上形成導體導線與垂直介層洞的製程將會變得十分複雜。

抗反射覆蓋層在形成雙重金屬鑲嵌結構之應用似乎十分少見。在美國專利案號5,219,785中，Abernathey等人指出一方法，使用一特殊的抗反射覆蓋層用以避免其與下方光阻層之間的作用。而在美國專利案號5,482,817，Dichiara指出一抗反射覆蓋層的成份，為一不溶解於顯影劑之化學放大光阻成份。在本發明中，此抗反射覆蓋層被當作一間隙層而用以形成一雙重金屬鑲嵌結構，而且此抗反射覆蓋層為水溶性。

因此本發明的第一目的就是在提供一種積體電路電晶體製造方法，於表面上覆蓋兩個光阻層，並利用藉於兩個

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

記

五、發明說明(6)

光阻層中的抗反射覆蓋層進行單一微影製程以完成之。

本發明的第二目的就是在提供一方法以促進導線層與導線層下方的內連接窗口定義圖案之自行對準。

本發明之第三目的就是在於提供一方法用以降低層間疊對的容忍度以及介層洞製程誤差，而增加積體電路製程中的集積度。

為達上述之目的，本發明提供具有一介電絕緣層之基底，其中介電絕緣層包含有一第一介電層、一第二介電層與一介電中間層，介電絕緣層介於第一與第二介電層中間而將兩者分開，而介電中間層是由氮化矽所組成。然後於介電絕緣層上沉積兩層光阻層，兩層光阻層之間隙層中具有一水溶性抗反射覆蓋層。此抗反射覆蓋層具有一相當高的折射率，因此抗反射覆蓋層可作為一阻障層用來避免對上方的光阻層進行連線定義時可能會影響到下面第二層。而下方的光阻層是用來作為下一步驟的窗口定義，將窗口定義圖案轉移至上方的介電層，並蝕刻以氮化矽材質所形成的中間介電層。利用乾式光阻蝕刻法將上方光阻層的連線定義圖案轉移至下方的光阻層，然後在下方光阻層上的連線定義圖案蝕刻至頂部介電層，同時頂部介電層的窗口定義圖案也會轉移至底部介電層。再移除所有光阻層，因此也形成了雙重金屬鑲嵌結構。最後利用金屬將此雙重金屬鑲嵌結構填滿基底上的連線渠溝以及窗口內連線，以完成雙重金屬鑲嵌結構金屬連線。

為讓本發明之上述和其它目的、特徵、和優點能更明

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(7)

顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

圖式之簡單說明：

第1圖所示為使用習知方法形成一不平坦的多層金屬結構之半導體元件剖面示意圖；

第2a圖至第2b圖所示為使用習知方法形成一雙重金屬鑲嵌結構時進行平坦化前後之半導體元件剖面示意圖；

第3a圖所示為本發明中在基底上形成一具有光阻層之介電絕緣層之半導體元件剖面示意圖；

第3b圖所示為本發明在第3a圖上形成一水溶性抗反射覆蓋層之半導體元件剖面示意圖；

第3c圖所示為本發明在第3b圖上的抗反射覆蓋層上形成一第二光阻層之半導體元件剖面示意圖；

第3d圖所示為本發明在第3c圖上對第二光阻層進行連線圖案曝光之半導體元件剖面示意圖；

第3e圖所示為本發明在第3d圖上對第二光阻層與介電中間層的連線圖案進行濕式顯影與去除之半導體元件剖面示意圖；

第3f圖所示為本發明在第3e圖上對第一光阻層進行窗口圖案曝光之半導體元件剖面示意圖；

第3g圖所示為本發明在第3f圖上在第一光阻層上形成窗口圖案之半導體元件剖面示意圖；

第3h圖所示為本發明在第3g圖上將第一光阻層上之窗口圖案轉移至介電絕緣層中的頂端與介電中間層之半導體

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

水

五、發明說明(8)

元件剖面示意圖：

第3i圖所示為本發明在第3h圖上將第二光阻層上的連線圖案轉移至第二光阻層之半導體元件剖面示意圖；

第3j圖所示為本發明在第3i圖上將連線圖案自動的轉移至頂端介電層以及將窗口圖案自動的轉移至底部介電層之半導體元件剖面示意圖；

第3k圖所示為本發明將光阻層去除之後形成一雙重金屬鑲嵌結構之半導體元件剖面示意圖；以及

第3l圖所示為本發明在第3k圖上將金屬沉積於渠溝與窗口之中並經化學機械研磨法以形成一雙重金屬鑲嵌。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

冰

五、發明說明(9)

物件標號說明：

10：基底	11：主動區
12：第一介電層	13：第一金屬層
14：接觸窗	15：第二介電層
16：第二金屬層	17：介層洞
18：第三介電層	30：平坦化之表面
31：第一金屬層	32：第一介電層
33：蝕刻終止層	34：第二介電層
35：金屬層	40：導線通道
41：接觸洞	110：基底
120：第一介電層	130：介電中間層
140：第二介電層	150：第一光阻層
151：窗口定義區	151'：垂直窗口
160：抗反射覆蓋層	170：第二光阻層
171：連線定義區	171'：連線渠溝
175：曝光光線	177：亮場光罩
179：暗場光罩	

實施例

如第3a圖至第3l圖所示，為本發明使用兩層光阻層與一抗反射覆蓋層，並配合單一微影製程以形成一雙重金屬鑲嵌結構製程之剖面流程圖。在本發明所揭示之方法中，在上方的光阻層上形成一定義圖案，並藉由非等向性乾式蝕刻下層以精確的將圖案轉移至基底上的下方介電層。

如第3a圖所示，提供一基底110，基底110的材質例如

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(10)

是矽，並於基底110上形成一具三層的介電絕緣層，此介電絕緣層係由一第一介電層120、一第二介電層140以及一介電中間層130所組成。並於此介電絕緣層上形成一光阻層150。

此第一介電層120與第二介電層140之較佳形成條件如下所述：以磷矽玻璃(Phosphosilicate Glass：PSG)作為材質，並利用電漿加強化學氣相沉積法(Plasma Enhanced Chemical Vapor Deposition：PECVD)所沉積得到，其在反應室壓力大約為0.5托耳至10托耳的低壓，溫度為300C至600C左右，通入反應氣體 SiH_4 ，反應氣體 SiH_4 的流速大約在100至500每分鐘標準立方公分(Standard Cubic Centimeters per Minute：sccm)的範圍，並於一稀釋劑載氣 PH_3 ，稀釋劑載氣 PH_3 的流速大約在20sccm至300sccm左右。而所形成的第一介電層120與第二介電層140的厚度大約為0.3 μm 至0.7 μm 左右。

介電中間層130乃是由氮化矽層所形成之一蝕刻阻障薄膜層，介電中間層130是用以避免當蝕刻上方的介電層以形成雙重金屬鑲嵌結構的渠溝(連線)定義圖案時，保護下方的介電絕緣層以避免蝕刻穿透而傷及下層的介電絕緣層，並利於此下方介電層可以形成介層洞或是接觸洞(未顯示之)。(在第3a圖中只簡略提出在基底或金屬上所形成的元件的次結構，因為這並非本發明之重點，因此並未詳述以避免模糊本發明之重點)。此介電中間層也可以使用其它的

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(11)

阻障材質，但此處則以氮化矽層較佳，此乃因為其可以成為介電絕緣層的一部分，而且其蝕刻的特性有異於氧化層區，也就是說使用氮化矽層則可使用一個與下層材質具選擇性的蝕刻製程。當使用聚醯亞胺(Polyimide)作為材質時，則旋塗式玻璃(Spin-On Glass; SOG)與電漿氮化物適合作為蝕刻終止層材質。此氮化矽層之較佳形成方法為電漿加強化學氣相沉積法，其較佳厚度大約為500Å至2000Å左右。

如第3a圖所示，平坦化第二介電層140的表面之較佳方法為化學機械研磨製程，同時也可以用回蝕刻以及覆頂方法(Capping Method)對第二介電層140進行平坦化。然後在此磷矽玻璃層140上形成一第一光阻層150。而且此第一光阻層150之較佳材質為一化學放大光阻(Chemical Amplification Resist; CAR)，而且是屬於正(p)型。此化學放大光阻取代習知方法的感光液，是使用光酸生成物(Photo Acid Generator; PAG)以形成此化學放大光阻，而且(p)型光阻為一K2G，乃在日本由JSR所製造得到。如第3a圖所示，此第一光阻層160之較佳厚度大約為0.4μm至0.9μm左右。

本發明之重點部份為，在第一光阻層150上方形成一抗反射覆蓋層160，此抗反射覆蓋層160之較佳厚度大約為300Å左右。而且此抗反射覆蓋層160之折射率是在1.4至2.0的範圍，而且為水溶性。由於此抗反射覆蓋層160的特性可以使得本發明在下述之執行步驟之中使用單一微影步

五、發明說明 (12)

驟便足以完成本發明之微影製程。如第3c圖所示，然後在抗反射覆蓋層160上形成一第二化學放大光阻層170，而且第二化學放大光阻層170之較佳厚度大約為0.4 μ m至0.9 μ m左右，第二化學放大光阻層170為負(n)型光阻，但是如果光罩反向的話，正(p)型光阻亦可以使用。

如第3d圖所示，在具間隙層的兩層光阻層形成之後，將此第二光阻層170經由一亮場光罩(Clear Field Mask)曝光，形成一金屬導線網以及一導線定義區171，而且由於抗反射覆蓋層160具有反射光線的作用，使得此導線定義區171僅在第二光阻層170上形成，第一光阻層150並不會曝光。然後，對第二光阻層170進行非等向性溼式顯影，並將未曝光的導線定義區171去除之，如第3e圖所示。而且由於在導線定義區171的抗反射覆蓋層160是可溶於包含有2.38%TMAH顯影劑，因此也會被去除。(此光阻顯影製程乃敘述於S. Wolf與R. N. Tauber的“積體電路矽製程”第1卷, 1986, 第443頁)。

如第3f圖所示，使用一暗場光罩179對第一光阻層150進行窗口定義，而且窗口定義是經由第二光阻層170所形成導線定義區171的空隙進行曝光而得到。然後，如第3g圖所示，利用“靜置顯影”進行45秒至70秒以非等向性顯影方式來將窗口區域151中的光阻去除。(此技術更詳述於S. Wolf與R. N. Tauber的“積體電路矽製程”第1卷, 1986, 第443頁。以足夠的時間進行顯影，在晶片上顯影液之固定量是可以省卻的，使用去離子水水流並加以旋乾，可以終止顯

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(1→)

影之作用。)

如第3h圖所示，使用在第一光阻層150上的窗口定義圖案作為罩幕以對第二氧化層140進行蝕刻，並將窗口定義圖案轉移至第二氧化層140上。乾蝕刻此第二氧化層140之較佳條件包含有氣體氬氣、三氟甲烷與 C_4F_8 ，流速大約在50sccm至150sccm左右、10sccm至50sccm左右與0至22sccm左右。然後，將混合氣體更換為氣體氬氣、三氟甲烷與四氟甲烷，相對流速大約在50sccm至150sccm左右、0sccm至100sccm左右與0至50sccm左右，並在一高密度電漿氮化蝕刻物中將氮化矽層130蝕刻掉。其對氧化層的蝕刻選擇性最好是高於十倍以上，以便於蝕刻第二氧化層140時仍能維持光阻層的厚度。

然後將第一光阻層150上的連線定義圖案171經由光阻乾蝕刻至第二氧化層140，此混合氣體包含氧氣、氮氣與四氟甲烷，流速大約在10sccm至250sccm左右、40sccm至80sccm左右與0至50sccm左右。如第3i圖所示，任何在窗口定義圖案151或是在連線定義圖案171上的光阻殘餘會因非等向性乾式蝕刻而完全去除。然後，用於形成窗口定義圖案151的第一光阻層140在第3j圖中則用以轉移連線定義圖案171於第二氧化層140上。再使用一蝕刻混合液於一高密度電漿氧化物蝕刻物中將窗口定義圖案轉移至第一氧化層120，此混合氣體有氬氣、三氟甲烷與 C_4F_8 ，流速大約在50sccm至150sccm左右、10sccm至50sccm左右與0至

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(14)

22sccm左右。

如第3k圖所示，利用抗反射覆蓋層160插入兩光阻層之間，並利用此插於中間間隙之抗反射覆蓋層160進行單一微影製程，得以形成包含有一連線渠溝171'與一垂直窗口151'之雙重金屬鑲嵌結構。如第3l圖所示，為一雙重金屬鑲嵌內連線之形成，利用含硫酸、雙氧水與氨水溶液將光阻層以氧氣蝕刻與溼剝除法將之完全去除之後，在水平的連線渠溝171'與垂直窗口151'上加以沉積並連接之，加以平坦化，其製程與先前之介電層相同。然後此垂直窗口將會扮演一接觸窗口或是介層洞之角色，當其下層為矽基底時則為接觸窗口，而當其下層為金屬層時則為介層洞，其它凡習知此技藝者所衍生類似之形式或是材質與細節，均於本發明所保護之範圍中。例如使用暗場光罩與亮場光罩之順序乃視特定應用而使用之。

雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

- 1.一種積體電路雙重金屬鑲嵌之製造方法，該雙重金屬鑲嵌係藉由可溶於顯影液之一抗反射覆蓋層所形成，而製造該自行對準的雙重金屬鑲嵌的方法包括有：

提供一基底，在該基底上沉積有一介電絕緣層，該介電絕緣層包含有一第一介電層、一第二介電層以及一介電中間層，該介電中間層係介於該第一介電層與該第二介電層中間；

於該介電絕緣層上形成一第一光阻層；

於該第一光阻層上形成一抗反射覆蓋層；

於該抗反射覆蓋層上形成一第二光阻層；

透過一第一光罩使該第二光阻層曝光，以定義出該第二光阻層之連線；

對該第二光阻層與該抗反射覆蓋層進行溼式顯影；

透過一第二光罩使該第一光阻層曝光，以定義出該第一光阻層之窗口；

對該第一光阻層進行溼式顯影；

使用該第一光阻層作為單幕對該第一光阻層下方的該第二介電層進行蝕刻，而將該第一光阻層上的窗口定義圖案轉移至該第二介電層；

使用該第一光阻層作為單幕對該第二介電層下方的該介電中間層進行蝕刻，而將該第一光阻層上的窗口定義圖案轉移至該介電中間層；

對該第二光阻層進行乾式光阻蝕刻，以將該連線定義圖

六、申請專利範圍

案延伸至該第二介電層；

對該介電絕緣層進行蝕刻，以將該第一光阻層上的該連線定義圖案轉移至該第二介電層以形成一連線渠溝，並自動的將該介電中間層上的該窗口定義圖案轉移至該第一介電層以形成一窗口；

移除所有之該光阻層；以及

在該連線渠溝與該窗口之中沉積一金屬層以形成一雙鑲嵌結構。

- 2.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中平坦化該介電絕緣層的方法係為化學機械研磨法。
- 3.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該介電絕緣層之該第一介電層的材質係為磷矽玻璃，而且該第一介電層的厚度大約在0.3 μ m至0.7 μ m左右。
- 4.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該介電中間層的材質為氮化矽，而且該介電中間層的厚度大約為500Å至2000Å左右。
- 5.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該介電絕緣層之該第二介電層的材質為磷矽玻璃，而且該第二介電層的厚度大約在0.3 μ m至0.7 μ m左右。
- 6.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該第一光阻層的材質係為一正型化學放大光阻。
- 7.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造

(請先閱讀背面之注意事項再填寫本頁)

訂

44

六、申請專利範圍

- 方法，其中該第一光阻層的厚度大約為0.40 μ m至0.90 μ m左右。
- 8.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該抗反射覆蓋層的材質特性係為水溶性。
- 9.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該抗反射覆蓋層的折射率大約為1.4至2.0左右。
- 10.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該具有該間隙層的抗反射層的厚度大約為200Å至700Å左右。
- 11.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該第二光阻層的材質係為一正型化學放大光阻。
- 12.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該第二光阻層的厚度大約為0.40 μ m至0.90 μ m左右。
- 13.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該第一光罩上有一具亮場的負光阻連線定義圖案。
- 14.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中對該第二光阻層與該抗反射覆蓋層進行濕式顯影時所使用的顯影劑，係為一包含2.38%TMAH顯影液的溶液，並經過靜置45秒至70秒完成。
- 15.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中該第二光罩上有一具暗場的正光阻連線定義圖案。
- 16.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造

(請先閱讀背面之注意事項再填寫本頁)

訂

線

六、申請專利範圍

方法，其中對該第一光阻層進行濕式顯影時所使用的顯影劑，係為一包含2.38%TMAH顯影液的溶液，並經靜置45秒至70秒完成。

- 17.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中以該第一光阻罩幕作為罩幕對該第一光阻層下方之該第二介電層進行蝕刻，並使用一高密度電漿氧化物蝕刻機將該第一光阻層上之該窗口定義圖案轉移至該第二介電層，其中蝕刻條件包含有氣體氫氣、三氟甲烷與 C_4F_8 ，流速大約在50sccm至150sccm左右、10sccm至50sccm左右與0至22sccm左右。
- 18.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中使用該第一光阻層作為罩幕對該第二介電層下方的該介電中間層進行蝕刻，並使用一高密度電漿氮化矽蝕刻機將該第一光阻層上的該窗口定義圖案轉移至該介電中間層，其中蝕刻條件為包含有氣體氫氣、三氟甲烷與四氟甲烷，流速大約在50sccm至150sccm左右、0sccm至100sccm左右與0至50sccm左右。
- 19.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中使用一電漿蝕刻對該第二光阻層進行乾蝕刻，以使該連線定義圖案能延伸至該第二介電層，其中蝕刻條件包含有氣體氧氣、氮氣與四氟甲烷，流速大約在10sccm至250sccm、40sccm至80sccm左右與0至50sccm左右。
- 20.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造

(請先閱讀背面之注意事項再填寫本頁)

訂

六、申請專利範圍

方法，其中蝕刻該介電絕緣層以將該光阻層上的該連線定義圖案轉移至該第二介電層，以一高密度電漿氧化物蝕刻機蝕刻形成一連線渠溝，並自動的將介電中間層上的該窗口定義圖案轉移至該第一介電層，以形成一接觸窗口，其中蝕刻條件包含有氣體氫氣、三氟甲烷與 C_4F_8 ，流速大約在50sccm至150sccm左右、10sccm至50sccm左右與0至22sccm左右。

21.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中移除該光阻層的方法係為一含氧電漿灰化法與一溼式剝除法，其中該溼式剝除法係使用硫酸、雙氧水與氨水溶液。

22.如申請專利範圍第1項所述之積體電路雙重金屬鑲嵌之製造方法，其中沉積形成該雙重金屬鑲嵌結構之該金屬材質為一金屬族群所自由組合而成，其中該金屬族群係由銅金屬與鋁銅合金所組成。

23.一種積體電路雙重金屬鑲嵌之製造方法，該雙鑲嵌金屬定義圖案係藉由可溶於顯影液之一抗反射覆蓋層所形成，而製造該自行對準的雙重金屬鑲嵌的方法包括有：

提供一基底，該基底具有一介電絕緣層，該介電絕緣層包含有一介電頂端層、一介電底部層與一介電中間層，其中該介電中間層介於該介電頂端層與該介電底部層；

在該介電絕緣層之上方形形成一第一光阻層；

形成一間隙層間的一抗反射覆蓋層；

於該第一光阻層之上方形形成一第二光阻層；

六、申請專利範圍

使用一第一光罩對該第二光阻層進行連線定義；

使用一第二光罩對該第一光阻層進行窗口定義；

利用蝕刻將該第一光阻層上的該窗口定義圖案轉移至該介電絕緣層之該介電頂端層與該介電中間層；

將該第二光阻層上的該連線定義圖案轉移至該第二介電層以形成一連線渠溝，並自動的將該介電中間層上的該窗口定義圖案轉移至該第一介電層以形成一內連接窗口；

移除該光阻層；以及

對該渠溝與該窗口沉積一金屬層以形成一雙鑲嵌結構，並平坦化該混合層。

24.如申請專利範圍第23項所述之積體電路雙重金屬鑲嵌之製造方法，其中該混合層的材質係為磷矽玻璃。

25.如申請專利範圍第23項所述之積體電路雙重金屬鑲嵌之製造方法，其中該介電絕緣層之該介電中間層的材質為氮化矽，該介電中間層的厚度大約為500Å至2000Å左右。

26.如申請專利範圍第23項所述之積體電路雙重金屬鑲嵌之製造方法，其中該光阻層的材質係為一化學放大光阻。

27.如申請專利範圍第23項所述之積體電路雙重金屬鑲嵌之製造方法，其中該抗反射覆蓋層的材質特性為水溶性。

28.如申請專利範圍第23項所述之積體電路雙重金屬鑲嵌之製造方法，其中該第一光罩為亮場光罩且用負光阻定義連線圖案。

29.如申請專利範圍第23項所述之積體電路雙重金屬鑲嵌之製

(請先閱讀背面之注意事項再填寫本頁)

訂

六、申請專利範圍

造方法，其中該第二光罩為暗場光罩且用正光阻定義連線圖案。

- 30.如申請專利範圍第23項所述之積體電路雙重金屬鑲嵌之製造方法，其中將該光阻層上之該連線定義圖案轉移至該第二介電層，以一高密度電漿氧化物乾蝕刻形成一連線渠溝，並自動的將該介電中間層上之該窗口定義圖案轉移至該第一介電層以形成一內連接窗口，其中蝕刻條件包含有氣體氬氣、三氟甲烷與 C_4F_8 ，流速大約在50sccm至150sccm左右、10sccm至50sccm左右與0至20sccm左右。
- 31.如申請專利範圍第23項所述之積體電路雙重金屬鑲嵌之製造方法，其中沉積以形成一雙重金屬鑲嵌結構之該金屬材質係為一金屬族群所自由組成，其中該金屬族群係由銅金屬與鋁銅合金所組成。


(請先閱讀背面之注意事項再填寫本頁)

訂


2412TW




2412TW




第3a圖



第3b圖




第 3c 圖




第 3d 圖

308732

2412TW




第 3e 圖




第 3f 圖

308732


2412TW




第3g圖




第3h圖




第3i 圖



第3j 圖



第3k圖



第3l圖